8nm 플래시 메모리 소자 개발
페이지 정보
작성일 23-01-29 18:20
본문
Download : 2007031.jpg
지금까지 알려진 삼성전자의 40㎚ 32기가 메모리칩보다 집적도를 25배 이상 향상시킬 수 있음을 증명한 것이다.
설명
이번에 개발된 3차원 메모리 소자는 전자의 이동 통로인 실리콘 나노선 위에 산화막-질화막-산화막(ONO:Oxide-Nitride-Oxide)을 순서로 쌓아 올려 형성된 게이트 절연막(ONO)과 실리콘 나노선을 게이트가 3차원적으로 감싸는 형태의 비휘발성 메모리 구조다.
최양규 한국과학기술원 전자전산학과 교수팀과 나노종합팹센터는 실리콘 나노선(silicon nanowire)과 SONOS(Silicon-Oxide-Nitride-Oxide-Silicon) 기술을 결합해 세계에서 가장 작은 8나노미터(㎚)급 3차원 차세대 비휘발성 플래시 메모리 소자를 개발하는 데 성공했다고 13일 밝혔다. 그동안 실리콘 기술을 이용한 반도체 소자는 10㎚의 벽을 넘기 어렵다는 인식이 지배적이었다.
이번에 개발된 기술은 아직까지 칩 기술은 아니다.
과학기술부는 앞으로 반도체 산업이 현재의 기가시대를 넘어 테라시대로의 진입 토대를 마련하는 차세대 원천소자기술이 국내에서 개발됐다는 데 무게를 뒀다. 차 교수는 본격적인 상용화까지는 다양한 부대기술이 필요하며 본격적인 상용화는 기술·가격 등을 고려할 때 10년 후쯤 가능할 것으로 전망했다.
Download : 2007031.jpg( 47 )
이번에 개발된 8㎚급 메노리 소자는 비휘발성 플래시 메모리의 10㎚ 한계를 극복, 기존 기술을 진일보시켰고 황의 법칙이 10㎚ 이하에서도 유지될 수 있다는 가능성을 제시했다는 점에서 의미가 크다.
8nm 플래시 메모리 소자 개발
순서
레포트 > 기타
8nm 플래시 메모리 소자 개발
최양규 교수는 “이번 소자의 개발로 theory(이론)상 황의 법칙이 향후 10년간 계속될 것임이 증명돼 반도체 업계에 중요한 지향점이 될 수 있을 것”이라며 “현재 기술로도 256기가바이트까지 반도체를 개발하는 데 무리가 없고 소자의 산화질화막에 대한 대체물질과 박막기술 등이 개발되면 테라급 반도체 시대가 열릴 수 있다”고 말했다.
8nm 플래시 메모리 소자 개발
김승규기자@전자신문, seung@
8nm 플래시 메모리 소자 개발
과기부 측은 이번 기술이 적용될 경우 시장창출 효과(效果)는 10년간 250조원이 넘을 것이며 반도체·정보통신·나노바이오 등 산업에 미치는 파급 효과(效果)까지 고려할 경우 부가가치는 계산하기 힘들 정도라고 설명(explanation)했다. 반도체 메모리 용량이 매년 2배씩 증가한다는 ‘황의 법칙’이 향후 10년간 지속될 수 있음을 증명하는 기술이 국내 연구진에 의해 개발됐다.
다.
