[전자전기] 논리회로test(실험) - d-ff & register VHDL을 이용한 test(실험) 결과 보고서
페이지 정보
작성일 23-03-31 12:57
본문
Download : [전자전기] d_ff_&_register_VHDL을 이용한 실험 결과보고서.hwp
1) D-FF(FlipFlop) 설계 (Behavioral Modeling)
8bit Register의 블록도 8bit Register의 Truth Table
architecture arch of dff is
use ieee.std_logic_1164.all;
전자전기 d ff & register VHDL을 이용한 실험 결과 보고서
begin
순서
RSTCLKDQ+0XX01↑DD
DCLKQQ+0↑X01↑X1
Download : [전자전기] d_ff_&_register_VHDL을 이용한 실험 결과보고서.hwp( 97 )
설명
process(clk)
ƒ. experiment(실험)내용
D- FlipFlop의 Truth Table
if(clk`event and clk=`1`) then
entity dff is
begin
d in std_logic;
entity tb_dff is
end dff;
signal d std_logic;
end process;
end if;
2) 8bit Register 설계 (Behavioral Modeling)
use ieee.std_logic_1164.all;
component dff port( clk in std_logic;
port( clk in std_logic;
signal q std_logic;
D-FF, 8bit Register 설계
※ Source Code
d in std_logic;
[전자전기] 논리회로test(실험) - d-ff & register VHDL을 이용한 test(실험) 결과 보고서
D-FlipFlop의 블록도 D-FlipFlop의 타이밍도
D-FF, 8bit Register 설계 1. test(실험) 내용 1) D-FF(...
...
q =d;
※ TestBench Code
end arch;
);
signal clk std_logic =`1`;
D-FF, 8bit Register 설계 1. 실험내용 1) D-FF(...
library ieee;
q out std_logic
end tb_dff;
architecture testbench of tb_dff is
q out std_logic
library ieee;
레포트 > 공학,기술계열
다.


